{ "item_title" : "Systematischer Entwurf Digitaler Systeme", "item_author" : [" Franz J. Rammig "], "item_description" : "Dieses Buch versucht, eine durchg ngige Systematik des Hardwareent- wurfsber verschiedene Abstraktionsebenen hinweg darzustellen. Da- bei wird von einem abstrakten Modell des Entwurfsvorgangs alsber mehrere Abstraktionsebenen reichender r ckgekoppelter Prozeaus- gegangen. Auf der Basis dieses Modells werden verschiedene Klas- sen von Entwurfsaktivit ten identifiziert. Es sind dies: Modellierung, Modifikation/Optimierung, Implementation und Verifikation. Die ver- schiedenen Abstraktionsebenen (Systemebene, algorithmische Ebene, Registertransfer-Ebene, Gatterebene, Schalterebene/ Ebene des sym- bolischen Layouts, elektrische/Layout-Ebene) werden in verschiedenen Sichten (Verhalten, Struktur, Geometrie, Test) charakterisiert. Dient das erste Kapitel dazu, eine allgemeine Systematik des Hardwareent- wurfs zu entwickeln, so werden in den weiteren Kapiteln verschiedene Entwurfsaktivit ten beispielhaft diskutiert. Das Kapitel 2 ist den verschiedene Methoden der Hardwaremodellie- rung gewidmet. Nach einem allgemeinenberblick wird darin exempla- risch die Breitband-Hardwarebeschreibungssprache DACAPO detail- lierter eingef hrt. Dies erlaubt,ber verschiedene Aspekte des Hard- wareentwurfs in einheitlicher Terminologie zu sprechen, und zwar nicht nurber Hardwarebeschreibungen auf unterschiedlichen Abstraktions- ebenen, sondern auchber verschiedene Algorithmen des Entwurfs- prozesses. Im Kapitel 3 (Implementierungsaktivit ten) wird mit besonderem Au- genmerk der Ubergang von der algorithmischen auf die Registertrans- ferebene behandelt. Aber auch verschiedene Methoden des Steuerwerks- entwurfs und derbergang auf die Gatterebene finden Ber cksichti- gung. Ein ausf hrliches Entwurfsbeispiel soll zur Illustration dienen. Optimierungsverfahren (Kapitel 4) werden haupts chlich auf der Regi- stertransferebene, aber auch auf der algorithmischen und Gatterebene diskutiert. Auch hier wird ein Beispiel exemplarisch durchgef hrt. Das Kapitel 5 ist der Verifikation/Evaluation/Validierung gewidmet.", "item_img_path" : "https://covers2.booksamillion.com/covers/bam/3/51/902/265/3519022656_b.jpg", "price_data" : { "retail_price" : "69.99", "online_price" : "69.99", "our_price" : "69.99", "club_price" : "69.99", "savings_pct" : "0", "savings_amt" : "0.00", "club_savings_pct" : "0", "club_savings_amt" : "0.00", "discount_pct" : "10", "store_price" : "" } }

Overview

Customers Also Bought

Details