Verilog : Modellbildung Für Synthese Und Verifikation
Overview
Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) f r den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegen ber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist. Das Buch von Bernhard Hoppe vermittelt alle relevanten Grundlagen und Anwendungsm glichkeiten von Verilog und erm glicht so einen schnellen Einstieg und berblick. Es ist konzipiert als Lehrbuch f r Studierende der Elektrotechnik im Hauptstudium, eignet sich aber auch zum Selbststudium f r Berufspraktiker und andere Interessierte. Jedes Kapitel enth lt bungsaufgaben mit L sungen; dem Buch ist eine CD mit Powerpoint-Folien f r den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion f r den Simulator MODELSIM und Quellcodes beigelegt.
Customers Also Bought
Details
- ISBN-13: 9783486580044
- ISBN-10: 3486580043
- Publisher: de Gruyter Oldenbourg
- Publish Date: September 2006
- Dimensions: 9.61 x 6.69 x 0.75 inches
- Shipping Weight: 1.51 pounds
- Page Count: 302
Related Categories
